Robert Colwell1954年出生于美国，1977年在匹兹堡大学获得电子工程学士学位，1978年在卡内基梅隆大学获得电子工程硕士学位，1983年在卡内基梅隆大学取得计算机科学博士学位，研究方向是超标量处理器微架构。博士毕业后，他先后在VLSI Technology、Multiflow Computer等公司从事处理器设计工作，积累了丰富的VLIW和超标量处理器设计经验。1990年加入英特尔，随即被任命为P6处理器架构项目的首席架构师。P6项目是英特尔继Pentium之后的下一代x86处理器项目，目标是大幅提升x86处理器的性能。考尔比领导设计的P6微架构引入了多项革命性创新：乱序执行(Out-of-Order Execution)、超标量多发射、寄存器重命名、推测执行、12级超级流水线、片上二级缓存等。P6架构于1995年发布为Pentium Pro，随后衍生出Pentium II、Pentium III、Pentium M等多款经典处理器，其基本设计思想——"将CISC指令动态翻译成RISC-like微操作(uops)后乱序执行"——成为了后来所有高性能x86处理器(Core、Core 2、Nehalem、Sandy Bridge以及AMD K7/K8/Zen等)的标准设计范式。考尔比在英特尔官至IA-32架构总监(IA-32 Chief Architect)，是英特尔x86架构路线图的核心制定者。2000年离开英特尔后，他曾任DARPA微系统技术办公室主任，推动美国半导体前沿技术研究。